Intel es la primera empresa del sector en implementar el suministro de energía por la parte trasera en un chip de prueba similar a un producto , logrando el rendimiento necesario para impulsar al sector hacia la próxima era de la informática. PowerVia, que se introducirá en el nodo de proceso Intel 20A en el primer semestre de 2024, es la solución líder de suministro de energía trasera y, con ella, Intel resuelve el creciente problema de los cuellos de botella de interconexión en el escalado de área trasladando el enrutamiento de la alimentación a la parte posterior de la oblea.
Cómo funciona
Intel desvinculó el desarrollo de PowerVia del desarrollo de transistores para garantizar su preparación para la implementación en silicio basada en los nodos de proceso Intel 20A e Intel 18A. PowerVia se testó en su propio nodo de prueba interno para depurar y garantizar la buena funcionalidad de la tecnología antes de su integración con RibbonFET en Intel 20A. Tras la fabricación y los test en un chip de prueba de silicio, se confirmó que PowerVia aportaba un uso notablemente eficiente de los recursos de dicho chip, con una utilización de celdas superior al 90% y un importante escalado de transistores, lo que permitía a los diseñadores de chips conseguir mejoras de rendimiento y eficiencia en sus productos.
Intel presentará estos resultados en el VLSI Symposium que se celebrará del 11 al 16 de junio en Kyoto (Japón).
Por qué es importante
PowerVia está muy por delante de las soluciones de alimentación trasera de la competencia, ofreciendo a los diseñadores de chips -incluidos los clientes de Intel Foundry Services (IFS)- una vía más rápida para obtener valiosas ganancias de energía y rendimiento en sus productos. Intel tiene un largo historial de introducción de las nuevas tecnologías más críticas del sector, como el silicio tenso, la puerta metálica Hi-K y FinFET, para impulsar la Ley de Moore. Así, con PowerVia y la tecnología RibbonFET que llegarán en 2024, Intel sigue liderando el sector en diseño de chips e innovaciones de procesos.
En este sentido, PowerVia representa la primera tecnología capaz de resolver el creciente problema de los cuellos de botella en las interconexiones para los diseñadores de chips. Los crecientes casos de uso, como la inteligencia artificial y los gráficos, requieren transistores más pequeños, más densos y más potentes para satisfacer las demandas informáticas cada vez mayores. En la actualidad, y desde hace muchas décadas, las líneas de alimentación y de señal de la arquitectura de un transistor compiten por los mismos recursos. Al separarlas, los chips pueden aumentar el rendimiento y la eficiencia energética, y ofrecer mejores resultados a los clientes. El suministro de potencia por la parte trasera es vital para el escalado de los transistores, ya que permite a los diseñadores de chips aumentar la densidad de transistores sin sacrificar recursos para ofrecer más potencia y rendimiento que nunca.
Cómo estamos trabajando
Intel 20A e Intel 18A introducirán tanto la tecnología de alimentación trasera PowerVia como la tecnología RibbonFET gate-all-around. Al tratarse de una forma completamente nueva de suministrar potencia a los transistores, la implementación de la potencia trasera planteó nuevos retos para los diseños térmicos y de depuración.
Así, al desvincular el desarrollo de PowerVia de RibbonFET, Intel pudo superar esos desafíos rápidamente para garantizar la preparación para la implementación en silicio basado en los nodos de proceso 20A y 18A de Intel. Los ingenieros de la compañía desarrollaron técnicas de mitigación para evitar que las temperaturas se convirtieran en un problema. La comunidad de depuración también desarrolló nuevas técnicas para garantizar que la nueva estructura de diseño pudiera depurarse adecuadamente. Como resultado, la implementación de la prueba proporcionó sólidas métricas de rendimiento y fiabilidad, al tiempo que demostró la propuesta de valor intrínseca de la tecnología mucho antes de que se uniera a la nueva arquitectura RibbonFET.
En estos test también se aprovecharon las reglas de diseño que permite la litografía EUV (ultravioleta extremo), lo que produjo resultados que incluyen una utilización de celdas estándar de más del 90% en grandes áreas de la matriz. Esto permite una mayor densidad de celdas que se espera que reduzca los costes. La prueba también mostró una mejora de más del 30% en la caída de tensión de la plataforma y un 6% en la frecuencia. Con ello, Intel también logró características térmicas en el chip de prueba PowerVia acordes con las mayores densidades de potencia esperadas del escalado lógico.
Qué viene ahora
En una ponencia que se presentará durante VLSI, el tecnólogo de Intel Mauro Kobrinsky explicará nuestra investigación sobre métodos más avanzados para desplegar PowerVia, como permitir tanto la señalización como el suministro de energía en la cara frontal o posterior de la oblea. Acercar PowerVia a los clientes, yendo por delante de la industria, y seguir innovando en el futuro, está en consonancia con la concepción de Intel y su objetivo de ser la primera compañía en sacar al mercado nuevas innovaciones en semiconductores.
